挠性及刚挠结合的电路板设计方法 [复制链接]
查看: 815|回复: 0

48

主题

51

帖子

56

积分

注册会员

Rank: 2

积分
56
发表于 2018-9-27 10:50:33 | 显示全部楼层 |阅读模式
目前,关于术语、要求、工艺及最佳方法的培训对于减缓挠性及刚挠结合设计挑战都很关键。对于需要应对刚挠结合设计的PCB设计师,下面列出了成功设计的指南及最佳方法:
1、确认布线宽度及布线间距都尽可能大;

2、布线时应采用圆拐角,避免使用90°拐角,设计师应该确保圆拐角是真正的弧线。分段弧线将会由于应力开裂。多数情况下,布线轮廓应该模仿挠性板外形轮廓。如果ECAD工具能够根据电路板外形轮廓自动布线,将会节省设计师的大量时间;

3、如果设计要求在多层布线,确认相邻导体的布线是错开的;

4、电气要求允许交叉开口电源/接地平面。使用交叉开口平面作为返回路径对任何导体的阻抗都有明显的影响;

5、如果挠性电路的任何部分要求作为挠性连接器、插头或插座,则需采用补强板。

对于挠性电路的弯折区域,有其一套最佳方法和指南,设计师可以考虑采用,以便最大化地提高可靠性。

▵决不要改变该区域的布线宽度;

▵确保均匀布线;

▵使布线垂直于弯曲方向,因为缺乏对称性会增加应力积累的机会;

▵不允许有导通孔;

▵网格状电源/接地面应该与该区域平行。最好是交叉开口电源/接地面,但交叉开口图形应该与弯曲线呈45°。(在创建平面填充时)使用可以计算交叉开口与弯曲线角度的ECAD工具可节省时间,特别是对于具有异形角度弯曲线的设计;

▵弯折半径很可能是与弯折区域有关的最大挑战,因此要求与制造商密切合作。弯折半径要求会随具体应用而变化。挠性电路可以是静态的(只在组装期间弯折一次),也可以是动态的(在产品寿命期间弯折无数次);

▵静态挠性电路的弯折半径比动态挠性电路的弯折半径要求更严苛。对于避免出现压缩(内弯曲区域)或张力可靠性问题,弯折半径起着至关重要的作用。

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

快速回复 返回顶部 返回列表